UCD92xx 是内部集成ARM7 核的非隔离数字电源控制器，可以灵活的配置为多路或多相模式，以UCD9224 为例，可以配置其为双路输出或单路四相并联输出等。 图1 是UCD9224 的内部框图，关键模块包括：

  ● 配置：如图3，实现对输出电压幅值及过压点/欠压点，上电/下电斜率，输出过流点等的配置;● 设计：如图4，由客户选定主要功率器件及外围元件参数，再由Fusion Digital Power Designer 实现对数字电源环路的配置及模拟仿线，在线对输出电流/电压，输入电压等的实时监控;

  借助于Fusion Digital Power Designer-online 在线工具能够实现环路的配置及仿真，然后根据实测结果再微调，最终能够获得一个理想的环路配置，整一个完整的过程中无需调试硬件。

  录入参数完毕后，就能开始进行环路的补偿及配置。首先能够正常的使用Auto Tune 功能，这也是最为简单的环路配置方式。即，点击“Compensation Mode”中的“Auto Tune”，此时图9 中的中间上部区域会显示配置后的环路参数：截止频率19.05kHz，相位余量64.32，增益余量15.16dB。该功能使用客户所输入的硬件参数，以及对相位增益的要求，来自动配置环路补偿。使用该功能后，Fusion Digital Power Designer 会进行自动配置环路补偿，客户无法更改环路配置。

  假如使用Auto Tune 得到的参数不理想或者想逐步优化，点击“Compensation Mode”中的“Manual”，然后通过调节Linear Compensation 和Non-linear Compensation 得到一个更为理想的环路配置。

  还可以观察到动态波形的恢复时间也超出了要求的范围，是因为过大的动态纹波峰峰值导致了EADC 输出饱和，其输出值被钳制在一个固定值(该值与AFE 的Gain 有关系)，因此环路补偿电路只能根据该饱和值(小于实际输出值)进行补偿，由此带来了较长的恢复时间。超长的恢复时间的根因是动态纹波峰峰值过大。

  下面将对上述不太理想的环路来优化，措施包括调整低频增益，第一零点，第二零点和第二极点。

  在进行手动调节前，需要选定调节方式。目前有三种方式可选：1)Real Zeros 模式;2)Complex Zeros 模式; 3)PID 模式。其中Real Zeros 模式最为贴近常规模拟电源的环路调节方式，下文主要是针对此种方式阐述。

  第一零点为4KHz，位于双极点的左侧。即，环路增益受到到第一零点的影响而增强后，随后会受到双极点的影响而衰弱。因此，此时右移第一零点，将会减小截止频率，相位余量也会被减小;反之，截止频率和相位余量会继续变大。例如，当将第一零点修改为5Khz 后，截止频率减小到9.29KHz，相位余量减小为89.2。

  第二零点为14KHz，位于双极点的右侧，接近截止频率。因此，当左移该零点，原截止频率处的环路增益得到增强，截止频率会变大。第二零点处的相位会被提升，当截止频率变大而接近第二零点后，相位余量也会因此变大。例如，当将第二零点修改为11KHz 后，截止频率变大到9.87KHz，相位余量增大到94.68。

  观察图13 中的波特图，增益余量对应的频率为200KHz，而第一极点的位置是119.9KHz。因此，如果想进一步增大增益余量，可以左移第一极点。此时，增益达到200KHz 区域后会下降的更多，增益余量得以增大。

  至此，低频增益，零点和极点都有所调整。使用当前环路参数测试到的动态波形见图15，可以观察到，动态纹波的峰峰降低为90mV，已经满足指标要求。

  非线性补偿的原理是在环路补偿环节加入非线性控制，对大信号响应做进一步的控制。即，当输入到环路的误差量超出一些范围后使用更大的增益值，可以大大降低动态波形的峰峰值，且不影响常态运行时的环路标。

  以图16 为例，当误差量在Limit1 和Limit2 之间时，环路增益值为1.25;当超过Limit1/2 但为超出Limit0/3时，增益值为1.75;当超出Limit0/3 后，增益值为2.25。同时，可以观察到，使能非线性补偿后环路的截止频率，增益余量和相位余量与未使用非线性补偿前是一致的。

  上文提到的Limitx 中的数值针对的是EADC 的输出(为无单位的纯数值)。EADC 将参考电压和输出电压之间的差值(Vref-Vout)转化为数字化信号。因此，超出Limit2/3 的数值表示输出电压低于参考电压，也即对应于输出电流上跳的动态响应。而低于Limit1/0 的数值表示输出电压高于参考电压，也即对应于输出电流下跳的动态响应。最终，动态纹波的峰峰值降低到了74mV，较未使用非线 环路参数调试完毕的保存及生效

  虽然将“New”所对应的数据写入到了芯片中。但必须要格外注意的是，此时UCD9224 实际使用的环路参数并不是上述数据。当只有当点击“Activate CLA Bank”按钮后才会使UCD9224 使用“New”所对应的数据。

  2. 可以通过将AFE 的Gain 修改为2X 或将Non-linear 的中间Gain 改为0.75 来降低环路带宽;